科研動(dòng)態(tài)
MSH：一種用于非線(xiàn)性直流仿真的高阻節(jié)點(diǎn)感知的多階段同倫方法
中文題目：MSH：一種用于非線(xiàn)性直流仿真的高阻節(jié)點(diǎn)感知的多階段同倫方法
論文題目：MSH: A Multi-Stage HiZ-Aware Homotopy Framework for Nonlinear DC Analysis
錄用期刊/會(huì)議：2024 Design, Automation and Test in Europe Conference (DATE) (CCF-B類(lèi)會(huì)議)
原文鏈接：https://ieeexplore.ieee.org/document/10546783
錄用/見(jiàn)刊時(shí)間：2024-3-25
作者列表：
1）金 洲 中國(guó)石油大學(xué)（北京）人工智能學(xué)院 計(jì)算機(jī)系教師
2）馮 田 成都華大九天科技有限公司
3）吳 梟 北京華大九天科技股份有限公司
4）牛 丹 東南大學(xué) 自動(dòng)化學(xué)院
5）周振亞 北京華大九天科技股份有限公司
6）卓 成 浙江大學(xué) 信息科學(xué)與電子工程學(xué)院
背景與動(dòng)機(jī):
非線(xiàn)性直流分析是晶體管級(jí)電路仿真中最重要的任務(wù)之一。同倫法在改善牛頓-拉夫遜（NR）方法的收斂性問(wèn)題方面取得了巨大成功。然而，在某些高阻（HiZ）節(jié)點(diǎn)處嵌入同倫參數(shù)可能會(huì)導(dǎo)致該類(lèi)節(jié)點(diǎn)在同倫參數(shù)達(dá)到1時(shí)的節(jié)點(diǎn)電壓遠(yuǎn)離真實(shí)的直流解，即使理論上此刻的電路應(yīng)該等價(jià)于原始電路，從而導(dǎo)致在最終的NR驗(yàn)證階段出現(xiàn)新的收斂失敗問(wèn)題。在本文中，我們提出了一種HiZ節(jié)點(diǎn)感知的多階段同倫框架MSH，使HiZ節(jié)點(diǎn)和其他節(jié)點(diǎn)能夠分別進(jìn)行多階段延拓，以增強(qiáng)仿真的收斂性。
設(shè)計(jì)與實(shí)現(xiàn):
（1）特定 HiZ 節(jié)點(diǎn)引起的 DC 收斂失敗現(xiàn)象
圖1：同倫算法中由特定 HiZ 節(jié)點(diǎn)引起的 DC 收斂失敗示意圖
如圖所示，當(dāng)節(jié)點(diǎn) n1~n3 呈高阻態(tài)時(shí)，晶體管M1和M2可以等效為兩個(gè)無(wú)窮大的電阻。此時(shí)，節(jié)點(diǎn) n1~n3的電壓由RM2 與（RM1+RM2）的比值所決定，如圖1（b），在該電路中，經(jīng)計(jì)算可以得到 v1 = v2 = v3 ≈ 3.73 V。當(dāng)使用同倫法對(duì)上述電路進(jìn)行求解時(shí)，如圖1（c）所示，節(jié)點(diǎn) n1~n3的電壓由1/Gmin與（1/Gmin+RM1）的比值所決定，由于 RM1（>>1e12 Ω）通常遠(yuǎn)遠(yuǎn)大于 1/Gmin（≈1e12 Ω），所以此刻有 v1 = v2 = v3 ≈ 0 V，這將會(huì)導(dǎo)致最終 NR 驗(yàn)證的失敗。
（2）多階段同倫框架
l多階段-多參數(shù)同倫框架
該框架的同倫函數(shù)如下：
其中，
為第一階段的延拓方程，主要求解所有HiZ節(jié)點(diǎn)使其達(dá)到穩(wěn)定狀態(tài)。
為第二階段的延拓方程，主要求解所有非HiZ節(jié)點(diǎn)。
lMOS可變?cè)鲆嫱瑐惙匠?/strong>
為了進(jìn)一步提升所提出的多參數(shù)-兩階段同倫算法在仿真MOS 電路時(shí)的效率，本文提出了一種 MOS 電流增益同倫方程（MCGH），以使得其解曲線(xiàn)更加平滑，從而實(shí)現(xiàn)快速 DC 仿真。如下公式所示，我們給MOS晶體管的漏源電流ids乘以了同倫參數(shù)λ，λ從0~1逐漸變化，以實(shí)現(xiàn)增益電流的連續(xù)變化。
l弧長(zhǎng)法追蹤解曲線(xiàn)
同時(shí)，為了更好地保證收斂性，我們采取了弧長(zhǎng)法對(duì)同倫方程的解曲線(xiàn)進(jìn)行追蹤。該方法主要分為預(yù)測(cè)和校正兩個(gè)階段。其預(yù)測(cè)階段的需要求解的方程如下：
校正階段的需要求解的方程如下：
（3）HiZ節(jié)點(diǎn)的定位
本研究引入了一種簡(jiǎn)單而有效的技術(shù)來(lái)識(shí)別這類(lèi)具有 DC 路徑的 HiZ 節(jié)點(diǎn)。首先使用普通的 DC 算法對(duì)電路進(jìn)行 DC 仿真。如果當(dāng)右端項(xiàng) RHS 足夠接近 0 時(shí)出現(xiàn)了不收斂情況，首先檢查每個(gè)不收斂節(jié)點(diǎn)的電流。如果節(jié)點(diǎn)電流小于給定閾值，則將該節(jié)點(diǎn)標(biāo)記為 HiZ 節(jié)點(diǎn)。這樣，該算法就可以在不引入額外開(kāi)銷(xiāo)的情況下，精確地定位具有 DC 路徑的 HiZ 節(jié)點(diǎn)。
實(shí)驗(yàn)結(jié)果及分析:
（1）消除HiZ不收斂問(wèn)題的有效性
圖2：(a)兩種方法下HiZ節(jié)點(diǎn)的解曲線(xiàn)；(b) λ2非常接近1時(shí)的局部放大圖
本文對(duì)一個(gè)工業(yè) CMOS 電路進(jìn)行了測(cè)試，該電路由 69334 個(gè)器件（包括 715 個(gè) MOS 晶體管）組成，其具有16個(gè)HiZ節(jié)點(diǎn)。由圖可知，SOTA同倫可以成功收斂，但在最終NR驗(yàn)證階段不能收斂。MSH框架收斂成功。
（2）MOS可變?cè)鲆嫱瑐惖氖諗啃?/span>
圖3：兩種同倫方法下MOSFET漏極節(jié)點(diǎn)的解曲線(xiàn)
由圖可知，對(duì)于SOTA同倫，由于電流增益的強(qiáng)非線(xiàn)性，當(dāng)λ達(dá)到0.96左右時(shí)，解曲線(xiàn)出現(xiàn)不連續(xù)。而本文所提出的MCGH可以收斂，并且λ最終迭代到1。此外，可以發(fā)現(xiàn)當(dāng)λ在0~0.999之間時(shí)，我們方法的解曲線(xiàn)非常光滑，λ = 1附近的波動(dòng)主要是由于我們引入的線(xiàn)性輔助算子所導(dǎo)致的。
（3）加速效率
最后，基于本文所提出的 MSH 框架帶來(lái)的收斂性提升，我們進(jìn)一步評(píng)估了MCGH函數(shù)相比于SOTA同倫函數(shù)的加速效率。結(jié)果顯示，基于MCGH函數(shù)的多階段同倫框架相較于基于SOTA同倫函數(shù)的多階段同倫框架大約平均加速了1.7倍。
結(jié)論:
本文提出了一種多參數(shù)同倫框架，可實(shí)現(xiàn)多階段延拓，以解決非線(xiàn)性直流分析中特定HiZ節(jié)點(diǎn)引起的DC收斂失敗問(wèn)題。該框架采用全新的同倫函數(shù)實(shí)現(xiàn)快速延拓，采用弧長(zhǎng)法對(duì)解曲線(xiàn)進(jìn)行跟蹤，保證了其收斂性。本文通過(guò)工業(yè)界大規(guī)模電路證明了我們框架的有效性，并且該框架相較于比SOTA不動(dòng)點(diǎn)同倫實(shí)現(xiàn)了1.7倍的平均加速比。
通訊作者簡(jiǎn)介:
金洲，中國(guó)石油大學(xué)（北京）計(jì)算機(jī)系副教授，入選北京市科協(xié)青年人才托舉工程、校青年拔尖人才。主要從事集成電路設(shè)計(jì)自動(dòng)化（EDA）、面向科學(xué)計(jì)算的DSA軟硬件協(xié)同設(shè)計(jì)等方面的研究工作。主持并參與國(guó)家自然科學(xué)基金青年項(xiàng)目、重點(diǎn)項(xiàng)目，科技部重點(diǎn)研發(fā)微納電子專(zhuān)項(xiàng)、高性能計(jì)算專(zhuān)項(xiàng)青年科學(xué)家項(xiàng)目，國(guó)家重點(diǎn)實(shí)驗(yàn)室開(kāi)放課題、企業(yè)橫向課題等。在DAC、TCAD、TODAES、SC、PPoPP、IPDPS、TCAS-II、ASP-DAC等重要國(guó)際會(huì)議和期刊上發(fā)表60余篇高水平學(xué)術(shù)論文。獲EDA2青年科技獎(jiǎng)、SC23最佳論文獎(jiǎng)、ISEDA23榮譽(yù)論文獎(jiǎng)、IEEJ九州支部長(zhǎng)獎(jiǎng)等。
聯(lián)系方式：[email protected]